Asuka小讲座之四：CMOS性能与制程下

    哟呵，又见面了大家，Asuka之前坑了很久的爹，今天差不多做个了结，绝对不能当富奸义博不是。今天是CMOS性能与制程的最后一集，终于要涉及到芯片性能的部分了，喵(-_-!)。之前写的很多内容，无非就是希望大家，拨开迷雾，切不可被企业那些其实也不老知道他们在写什么的文案给糊弄了。产品好坏，性能强弱，是驴是马，溜溜便是。今天，就让我们看看影响CMOS性能的关键都有哪些。

    上图又出现了，Asuka知道大家都有看前面几集，但是有张图还是可以更加形象一点，背景知识还是简单重提一下，CMOS作为逻辑电路的基础，是通过向GATE输入电压控制讯号以开启红色的channel，实现晶体管的开关的。为啥能开启呢，这个地方就会涉及更基础一点的半导体基础知识，大家知道半导体并非导体，在导体中，承载电流的微观粒子可以是金属中可以自由移动的电子，或者溶液中可以自由移动的离子，归根结底就是因为这些粒子可以自由移动，所以才会在施加了一定的电压以后形成稳定的电流。但是半导体中的粒子就不那么自由了，我们不去讨论这些“粒子”是什么，只会徒增烦恼，下文就统称为电流载子，或者载子，显然这些载子的行动力是有限的。作为性能代表的关键参数，大家都知道，无论GPU还是CPU还是blabla，都是频率。简单说来，频率反映了一秒之内的运算次数，我们不妨换一个角度来讨论性能，那就选运算一次所需要的时间好了，这个值恰好就是频率的倒数，1GHz对应1纳秒(ns for nanosecond)，频率越高，对应的那个周期就越小。
    对于一个晶体管来说，这个时间基本可以理解为当我从关闭到开启晶体管后，电流需要多少时间通过DRAIN经过channel到SOURCE，实际上这就是在考验半导体中载子的活动力(mobility)。活动力和什么东西有关呢！第一个最直观的，两端电压，电压越大，活动力越强，通过速度越快，大家都可以理解。第二个，温度，这个大家也都知道，我就不再赘述，尤其，在77K(热力学温标)这个地方，载子的活动力甚至2~3倍于室温(热力学温标300K左右)，而且还有一些其他对于性能有帮助的效应也会伴随着低温到来。(安静)“所以呢？”有读者大吼。好吧，77K就是液氮下的温度，现在大家更理解液氮了吧。第三，应力，这个大家就不太熟悉了，只能说，研究发现，当半导体被拉紧的时候载子活动力上升，嗯，就是这样，呵呵。然后呢，不从载子活动力的角度来看，我们发现，第一，GATE电压也是可以有效提高CMOS的电流穿透性能的，从图中来看，可以看成是红色的channel更粗了，可以理解为激活的载子更多了，也可以理解为channel电阻变小了。第二，当半导体不断被新的制程缩小的时候，channel变短了呀，载子要跑的距离短了，自然也就更快穿透了。当然，最bug的办法，更换更好的半导体材料，无话可说，这是先天的，Asuka也就不着墨了。
    好了，本章到这里就可以结束了





吗？
    刚才Asuka才说，拨开迷雾，看清真相，所以呢？上文是否可以总结为，随着制程的进步，并克服一些不良的反应，那么晶体管的穿透时间就会越来越短，运算频率就会越来越快，以前3GHz，现在4GHz，以后10GHz？不对吧！显然不对吧，这个争议似乎早在几年前就有了不可能这个结论了吧！然后呢，AMD和Intel相继走上了多核心的道路，而把频率之争抛到了脑后。
    所以，上文所说，全是对的，作为分析全部没错，很多效应也都在被厂商和大家利用，那么到底为什么今天我的CPU还没到10GHz？其实问题就出现在这里，刚才所说的只是晶体管性能而已，但绝不等于VLSI (超大规模集成电路)性能，也就不代表一个芯片整体的性能。为什么？到底短板在哪里呢？
我们回到当年，多核心战略上马的时候，老玩家都知道，基本就是K8与奔腾，以及酷睿还在酝酿中的时代，差不多是在0.13微米，也就是130nm的时代，发生在那个时间点绝对不是巧合，因为在那个时代，连线延迟超越了晶体管延迟，怎么解释呢？晶体管延迟，基本可以理解为上文中所叙述的晶体管穿透时间，并且，随着制程进步，晶体管性能的确是日新月异。但是，诚如我之前对于Ivy Bridge的发热表现的猜测一般，晶体管间的连线，不仅随着制程进步越来越细，也随着晶体管的增多而越来越长，细长的导线导致日趋增大的电阻，如果有电路背景的朋友就会想到，这会导致更大的RC延迟(RC delay)等等效应，以至于，在差不多90nm制程以后，芯片设计开始从晶体管主导转向绕线主导，也就解释了，为什么”Tick-Tock”中，性能提升越来越偏向于架构更新的Tock，而非制程更新的Tick，大家不妨回想下这几年，也想想最近的Ivy Bridge，也想想现在的8GHz俱乐部，是多少代同堂的画面。不妨让我们看看，130nm那段时间，半导体工艺有了什么变化。铜，开始取代原有的铝，成为了导线的主要材料，理由很简单，更好的电气性能。也让我们想想技嘉的板卡广告，你就会发现，一切都是那么不可思议地联系在了一起。现在，和IC design一起，多多少少的学校其实早就已经开始了一个新的研究方向，正如集成电路设计要自动化一样，很多现在的同学，将来的工程师正在努力研究，如何最合理的，嗯……，接导线，好吧，就是这样。
    到这里，这一章真的可以结束了，朋友们，下期再见吧！CMOS性能与制程，完，待续。

Asuka小讲堂开讲啦！之一：摩尔定律 http://bbs.pceva.com.cn/thread-40293-1-1.html
Asuka小讲座之二：CMOS性能与制程上 http://bbs.pceva.com.cn/thread-40527-1-1.html
Asuka小讲座之三：CMOS性能与制程中 http://bbs.pceva.com.cn/thread-40803-1-1.html
Asuka小讲座之四：CMOS性能与制程下 http://bbs.pceva.com.cn/thread-41263-1-1.html

结束了……？

之前有这么一种说法。。推土机的IC design基本上是自动化设计搞出来的，所以有许多冗余电路，搞得AMD自己都不知道推土机到底有多少晶体管
不过现在的CPU动辄几十亿晶体管不自动设计也是不可能的吧
intel是如何减少冗余电路的呢？后期人工修正？
。。。
这个问题扯远了，再提个现实点的，我们知道SNB的coldbug很严重，而IVB能超上7G的法宝就是解决了coldbug，那么coldbug的成因到底是什么，IVB是如何解决的？

coldbug个人猜测，应该是与制造工艺所用的材料和手法有关，IVB的工艺也许是恰好在温度上不敏感，不容易出现coldbug而并不是解决了coldbug。笼统地说，就是工艺，理解为制造方案，包括设计，选材，blabla


业余观点以上

royalk 发表于 2012-3-31 00:26
之前有这么一种说法。。推土机的IC design基本上是自动化设计搞出来的，所以有许多冗余电路，搞得AMD自己都 ...

RE R大 楼上- -，忘记引用。
还以为编辑了可以继续引用= =，这个论坛风格不熟...

royalk 发表于 2012-3-31 00:26
之前有这么一种说法。。推土机的IC design基本上是自动化设计搞出来的，所以有许多冗余电路，搞得AMD自己都 ...

关于这个问题，稍微有点涉及到我打算在下一篇中提出的内容，因为这章节里面提出的可以理解为是针对一个理论模型的讨论
但真的要回答这个实际的问题     我想我也得先把一个实际模型摸透    因为芯片中的哪怕只是一个简单的晶体管   就和我们脑子里的晶体管长得很不一样

现在我先就我所知道的部分进行猜测


首先是IC design的部分，我是这样觉得，在芯片中占晶体管绝大比例的是L2, L3缓存，而其基础就是SRAM，其实结构是很周期性的，而且其实从来就没有什么架构上的变动，然后，若干颗核心，其实也基本又是一个周期性结构，然后就是包括始终发生器，其他一些以往北桥的功能等，在我看来，通过对以前的CPU的继承，可能已经使得所谓新的IC架构变成一个可人工完成的任务了。然后就是，IC design完全基于自动化设计，我觉得是不现实的，但把绕线的工作交给自动化设计，完全是可行的，但这个自动化必然有它的策略，我的很多同学就是在对这种策略进行研究，去完善绕线的对称性以及绕线距离的优化设计。这个部分，我觉得，AMD的绕线策略恐怕比Intel应该是有相当的距离，然后就是一如既往，从前代继承下来的东西，也根本无法和Intel比，仔细想想Intel那么多架构过来了，AMD其实从K8到现在也没变什么，GPU也类似，架构不变或微调，基本依赖制程来实现暴力叠加。

SNB的coldbug  这个我还需要多啃一下，暂时还处于搞不清楚状况的状态。我先去看看现象再说。
是指SnB在低温下会failure吗？还是什么情况？一直搞AMD，Intel都被我忽略了

IBM的新材料啊，还健在吗

好文章！
个人理解coldbug是低温下cpu温度检测出问题，出于保护让cpu无法工作

Asuka 发表于 2012-3-31 03:12
关于这个问题，稍微有点涉及到我打算在下一篇中提出的内容，因为这章节里面提出的可以理解为是针对一个理 ...

也是，AMD从K8过来基本上没有大的变化，不过推土机核心部分应该还是重新设计过的
coldbug就是运行过程中如果温度低于某个数就会死机，还有个cold boot是根本开不了机（貌似表现为一开机就断电，我也不大清楚）。两个温度未必相同
AMD不知道是SOI设计特性的原因还是什么，很少有coldbug
应该是跟低温下电子运动特性变化和制造工艺有关系的，不是CPU温度保护那么简单的事情

我想问问，买了好几个amd640，为什么1.125V的那个发热很恐怖是正常的吗？其他1.275 1.35的发热都很低。都用的同样的散热器。那个低压的风扇转速要高一倍，温度还没另外的低。

royalk 发表于 2012-3-31 09:35
也是，AMD从K8过来基本上没有大的变化，不过推土机核心部分应该还是重新设计过的
coldbug就是运行过程中 ...

我倒是不觉得是制程部分的问题导致cold bug，我去查了下Intel的32nm工艺进步，发现相比45nm工艺变更只有一点点，我倒是觉得，这个问题要么是电路设计的问题，但我更愿意相信，这是人为设置的。想想看SnB的架构当时提出来的时候，其实就非常不鼓励超频。我觉得Intel是想一点点转移大众对频率的过多的注意力，因为这个部分其实很难有所突破。

zhang13875 发表于 2012-3-31 11:30
我想问问，买了好几个amd640，为什么1.125V的那个发热很恐怖是正常的吗？其他1.275 1.35的发热都很低。都用 ...

很難橫向比較吧！散熱條件什麽的影響因素太多，無法做出判斷。

先支持下在看。

微处理器的性能足够了 软件上再好好优化感觉是目前最主要的任务
但是副院长说接下来硬件的发展是逻辑优先技巧其次 言下之意就是优先实现功能 提高效率其次
我倒觉得两者应该是同步的 之前看到一篇文章说从处理器诞生到如今 运算速度的提高只有非常小的一部分靠的是硬件的进步 超过99％是算法的功劳

。。。。。 认认真真的，四篇全看完。


                 谢过楼主 。

学到很多知识。感谢A大分享。
听说intel内部的开发进度都是要看准未来5年的趋势的，不知道A大能否透露一些出来？

Slaughter 发表于 2012-4-3 22:27
学到很多知识。感谢A大分享。
听说intel内部的开发进度都是要看准未来5年的趋势的，不知道A大能否透露一些 ...

之后会多少提到的  而且所谓趋势的东西   当我们对于这个行业有足够了解以后  自己就能把握个大概。

好文                              .

岔个题，玩PC&数码的到底有多少是宅啊囧……有统计过么（觉得太水的话版主就切了吧……

最近无法再提升速度的主要原因还是工艺的问题，说到工艺还得说这个上面开关的那个阀门的宽度。现在工艺都到nm级别了，比如最新的ivy都到了22nm，进一步会到14nm，然后原子的宽度是10mn，这个阀门就只能靠2层原子来拦住，缝隙太大了，电子根本不需要等你开启就会漏过去，所以现在进一步提高工艺很难，也许是需要用新的介质来做才能有很大的提升了...