PCEVA,PC绝对领域,探寻真正的电脑知识
开启左侧

馬克【內存基礎知識,自集邦】

[复制链接]
badaa 发表于 2010-11-17 23:09 | 显示全部楼层 |阅读模式
点击数:12222|回复数:50
本帖最后由 badaa 于 2010-11-18 00:37 编辑

DDR3 DRAM RAS# 到 CAS#的最小延迟时间(tRCDmin)


这个字节定义的是SDRAM RAS# 到 CAS#的最小延迟(MTB)单位。

基于中等时基0.125ns

tRCD min     

12.5ns         DDR3-800D        64h           

15ns           DDR3-800E        78h                     

11.25ns        DDR3-1066E       5Ah                     

13.125ns       DDR3-1066F       69h                     

15ns           DDR3-1066G       78h

10.5ns         DDR3-1333F       54h

12ns           DDR3-1333G       60h

15ns           DDR3-1333J       78h

10ns           DDR3-1600G       50h

11.25ns        DDR3-1600H       5Ah

12.5 ns        DDR3-1600J       64h


13.75ns        DDR3-1600K       6Eh

badaa  楼主| 发表于 2010-11-17 23:11 | 显示全部楼层
DDR3 DRAM CAS最小延迟时间(tAAmin)

最小CAS延迟基于中等时基(MTB)单位。 tAAmin可以读出SDRAM的数据资料。

基于中等时基0.125ns

tAAmin   

12.5ns         DDR3-800D        64h           

15ns           DDR3-800E        78h

11.25ns        DDR3-1066E       5Ah

13.125ns       DDR3-1066F       69h

15ns           DDR3-1066G       78h

10.5ns         DDR3-1333F       54h

12ns           DDR3-1333G       60h

13.5ns         DDR3-1333H       6Ch

15ns           DDR3-1333J       78h

10ns           DDR3-1600G       50h

11.25ns        DDR3-1600H       5Ah

12.5 ns        DDR3-1600J       64h

13.75ns        DDR3-1600K       6Eh
badaa  楼主| 发表于 2010-11-17 23:11 | 显示全部楼层
一、EPP内存方案提出的初衷
2006年NVIDIA和Corsair联合发布了EPP内存技术。英伟达(NVIDIA)推出的EPP全称为Enhanced Performance Profiles,中文意为强化效能表现。英伟达提出EPP解决方案,主要是由于目前JEDEC规范仅涵盖至DDR2 800阶段,包括对应的SPD(Serial Presence Detect)数据也是属于普遍的标准性规格。EPP规格能让更多模组性能数据整合至JEDEC标准SPD中未使用的部份,以使具兼容性的主板能读取并发挥各种扩增性能的功能,使内存的效能达到顶峰。

二、EPP内存技术原理
从技术角度来说,EPP除写入频率(Clock)等级外,攸关内存效能的时序(Timing)参数也可同时定义,包含tCL、tRCD、tRP、tRAS及tRC等常见项目,以及适合的工作电压(vDIMM)与各种驱动内存控制器的细部参数。支持EPP规范的双通道内存和主板搭配一起使用时,主板BIOS能够通过读取内存SPD信息,自动调节内存频率、时序和电压等,让内存的频率组合更多样化,并同时兼顾稳定性与兼容性,使系统中的内存可以工作在最佳状态,能轻松将内存效能完全发挥。
简单的说,EPP技术可以通过扩展内存SPD数据和命令区域实现自动超频。透过EPP技术,内存厂商就可以自由地制定内存的默认参数,并把最优化的频率、电压、时序等参数写入SPD芯片,超频爱好者只要在BIOS中设置SLI-Memory Ready(符合EPP规范的内存)即可,不必对难以理解BIOS参数进行详细设置。

三、EPP内存技术的发展
EPP内存规范是开放的,其它内存厂可以在付给nVIDIA交纳相关的费用后将自己的产品加入到EPP规范中。规范中EPP 1.0只能调整内存自身参数,而EPP 2.0在1.0的基础上增加了对CPU频率、倍频和电压的调节功能,从而实现更强的性能表现。不过由于AMD CPU集成内存控制器的原因,nVIDID未在AMD芯片组中推出支持EPP的产品。正由于EPP规范是开方式标准,则会吸引更多内存及主板厂商在未来一段时间内采纳这项技术。
badaa  楼主| 发表于 2010-11-17 23:12 | 显示全部楼层
GDDR5颗粒的应用与发

目前世面上的主流显卡主要采用GDDR3显存颗粒,部份高端显卡采用GDDR4显存颗粒,但GDDR4将会是过渡性产品,而GDDR5显存颗粒会成为今后的主流。而且AMD ATI已经推出了DDR5版的4870/4890,NVIDIA也推出了DDR5显存的GT240显卡。这是因为目前的DDR3显存颗粒.尽管性能可满足绝大多数用户需求但由于DDR3显存技术的自身缺陷,难以让PCI-E2.0界面发挥性能优势,新一代DDR5显存颗粒由于拥有更高的带宽速度更低的功耗已经成为新的趋势。

和GDDR3显存相比GDDR5显存具有以下优势:

一、GDDR3每引脚数据传输率仪为16GB/s,单个显存颗粒只能提供6.4 GB/s带宽速度,GDDR5其每引脚数据传输率最低为5Gbps,也可达到6Gbps-7Gbps以上。基本上满足了PCI E X16 2.0 8GB/s的带宽需求。GDDR5的性能可达GDDR3的三倍。
二、GDDR3显存采有110nm工艺制程,即使较为先进的GDDR4显存颗粒也只采用80nm或90nm工艺制程,而GDDR5显存则采用了66nm或55nm工艺制程,不但减少了显卡功耗,也提升了性能。并且GDDR5显存颗粒采用170 FBGA封装方式从而减小了芯片体积。
三、GDDR3显存颗粒的工作电压为1.8v,而GDDR5显存颗粒的工作电压为1.5V,我们知道较低的电压不但有利于降低功耗,更有利于显卡的散热,节能省电的同时提高了显卡的工作效率。
四、和GDDR3显存相比,GDDR5显存颗粒还具有错误纠正技术,在检测显存在读取和写入数据的错误,并实现同步检测并修正。GDDR5采用了新的频率架构,自动降低空闲显存的频率,拥有更佳的容错性能。与此同时,GDDR5还内置了适应性界面计时技术、Deo数据眼优化技术等GDDR3所不具有的特性。
五、GDDR5显存得到了上游厂商的重视,如三星、海力士等都已推出了GDDR5显存颗粒,据集邦估计,GDDR5颗粒将在2010年得到较为普遍的推广。和GDDR3相比GDDR5的路才刚刚开始,有较好的发展前景。
六、应用GDDR5可以在有效提升显卡性能的同时,达到节省成本的目的。GDDR5颗粒可望在四颗 GDDR5 128Bit介面配置下,达成以往要八颗 GDDR3 256Bit 介面的记忆体频宽速度。

目前市面上能见到的GDDR5显存颗粒的工作频率主要有3600-4800-5500GHz,容量方面主要有512MB-1G-2G-4G几种,当然也会有更高的发展。我们从显存与内存的发展史中可以看到,先进的内存颗粒在显卡显存上的推广与普及,总是先PC内存一步,相信不远的将来,DDR5内存条也会在PC市面上出现。
badaa  楼主| 发表于 2010-11-17 23:14 | 显示全部楼层
FBD、XDR、XDR2内存概述

1.FBD内存

FBD即Fully-buffer DIMM(全缓存模组技术),它是一种串行传输技术,可以提升内存的容量和传输带宽.是Intel在DDR2、DDR3的基础上发展出来的一种新型内存模组与互联架构,既可以搭配现在的DDR2内存芯片,也可以搭配未来的DDR3内存芯片。FB-DIMM可以极大地提升系统内存带宽并且极大地增加内存最大容量。

FB-DIMM与XDR相比较,虽然性能不及全新架构的XDR,但成本却比XDR要低廉得多。与现有的普通DDR2内存相比,FB-DIMM技术具有极大的优势:在内存频率相同的情况下目前能提供四倍于普通内存的带宽,并且能支持的最大内存容量也达到了普通内存的24倍,系统最大能支持192GB内存。FB-DIMM最大的特点就是采用已有的DDR2内存芯片(以后还将采用DDR3内存芯片),但它借助内存PCB上的一个缓冲芯片AMB(Advanced Memory Buffer,高级内存缓冲)将并行数据转换为串行数据流,并经由类似PCI Express的点对点高速串行总线将数据传输给处理器。

与普通的DIMM模块技术相比,FB-DIMM与内存控制器之间的数据与命令传输不再是传统设计的并行线路,而采用了类似于PCI-Express的串行接口多路并联的设计,以串行的方式进行数据传输。在这种新型架构中,每个DIMM上的缓冲区是互相串联的,之间是点对点的连接方式,数据会在经过第一个缓冲区后传向下一个缓冲区,这样,第一个缓冲区和内存控制器之间的连接阻抗就能始终保持稳定,从而有助于容量与频率的提升。

2.XDR内存

XDR就是“eXtreme Data Rate”的缩写,这是Rambus的黄石的最终名称。XDR将Rambus之前公布了一系列新技术集中到了一起,新技术不仅带来了新的内存控制器设计和DRAM模块设计,同时可以工作在相当高的频率,带来让人难以置信的带宽。

XDR内存比较有意思,这次架构同目前实际使用的DDR、DDR II并没有太大的差别,但XDR却依旧拥有自己的知识产权。XDR在今年年内会有样品出现,明年中后期正式推广,同原来一样三星依旧是RAMBUS的核心伙伴,另外东芝和Elpida也将出现。

DDR和XDR之间最大的差别是就在内存控制器和实际内存芯片的接口上。这并不会让人感到奇怪,Rambus已经将自己定位成了一家“接口”公司,他们宣称中档的XDR内存也要比目前的DDR400内存快8倍,而最新款的XDR-II内存速度已达到DDR667的16——20倍。

3.XDR2内存

XDR2 Micro-Threaded架构

XDR 2是Rambus推出的第二代高速内存技术,XDR2主要依靠降低内存回路干扰,再加入上一代XDR原有的FlexPhase和Micro-Threading内存架构等技术来提升效能。与此前的XDR的6.4GHz时钟频率相比,这种XDR2内存的性能再次攀升,使它能提供8GHz的时钟速度。

XDR2内存拥有Micro-Threaded架构,这是它速度提升的一大动力。由于XDR2在设计之初就着眼于显卡应用领域,在这一技术领域上常用到的访问操作与在电脑上的主内存不大相同。因为显存经常会访问一些小容量的离散数据集合,所以就很有必要对这类应用进行优化。XDR2采用了Micro-Threaded架构,可以针对这一操作进行架构优化,Rambus把它称之为微线程架构。

因为此前在RDRAM内存上只有两个数据通道结构,并且每个通道位宽只有8 bit。RDRAM的一个逻辑Bank由两个子Bank组成,每个子Bank各接有一个数据通道,因此共有16bit的位宽。当内存工作之时,两个子Bank同时寻址并将各自的数据传向数据通道A与数据通道B。 RDRAM核心在一次行访问间隔中至少要传输64字节的数据,而在一次列访问间隔中,至少要传输32字节的数据。不过在显卡的应用中,这样大的颗粒度往往会造成带宽的浪费,因为在访问一个图形对象时,一般用不到如此大的数据量,这与图形应用的特点有很大的关系。面对这样的技术缺陷,新一代的XDR2可以依靠Micro-Threaded架构来更好地运用较高的位宽。

【XDR2与XDR有何不同】

XDR2与XDR内存在整体的架构上差别不大,最主要表现在不同的系统时钟频率和数据传输频率继续攀升等相关总线速度设计之上。

XDR2将系统时钟的频率从XDR的400MHz提高到500MHz,此外,在用于传输寻址与控制命令的RQ总线上,传输频率从800MHz提升至2GHz,也就是XDR2系统时钟的4倍。另一方面,XDR2的数据传输频率由XDR的3.2GHz提高到8GHz,也即XDR2系统时钟频率的16倍,而XDR则为8倍。因此Rambus将XDR2的数据传输技术称为16位HDR数据速率。XDR2内存芯片的标准设计位宽为16bit,也可以像XDR那样动态地调整位宽,按每个数据引脚的传输率为8GHz计算,一颗XDR2芯片的数据带宽就已经高达16GB/s的水平了。相比之下,目前速度最快的GDDR3-800的芯片即使位宽达到32bit,但数据传输率只为1.6Gbps,6.4GB/s的单芯片传输带宽只有XDR2的40%水平,显然,两者的数据传输率差距相当大。
badaa  楼主| 发表于 2010-11-17 23:15 | 显示全部楼层
“ESCD更新错误”是电脑使用过程中比较常见的问。ESCD全称“Extended System Configuration Data”,中文意思是扩展系统配置数据。主板BIOS会为现有的设备分配系统资源,当插入一块新的扩展卡时,因为新板卡要占用系统资源,这时就可能会与以前分配的资源产生冲突,系统在工作时就会表现出不稳定或提示错误。此时就需要对BIOS的某些选项进行调整。比如,将此时可将“Reset Configuration Data”或“Force Update ESCD”,设为“Enabled”,重新启动电脑,让主板BIOS重新为所有扩展卡分配系统资源。

还要注意一点,因为ESCD更新数据是存储在主板的BIOS芯片中的。如果主板上的BIOS的FLASH功能被设置为DISABLE时,系统就无法将更新后的ESCD数据写入FLASH芯片中,所以每次都会出现“UPDATING ESCD.....”这类的提示信息。
lk111wlq 发表于 2010-11-17 23:16 | 显示全部楼层
貌似D5已经是现下的中高端主流了。     
还有,D5的内存条会不会到来我不知道,我只知道,GDDR和内存DDR已经发生分歧,无法共用了。
badaa  楼主| 发表于 2010-11-17 23:17 | 显示全部楼层
72pin SO-DIMM内存管脚信号定义


SO-DIMM(Small Outline DIMM Module),主要应用于笔记型计算机、列表机、传真机等对内存尺寸要求比较高的设备中,它的尺寸比标准的DIMM要小很多,而且引脚数也不相同。同样SO-DIMM也根据SDRAM和DDR内存规格不同而不同,SDRAM的SO-DIMM只有144pin引脚,而DDR的SO-DIMM拥有200pin引脚。此外笔记本内存还有MicroDIMM和Mini Registered DIMM两种接口。MicroDIMM接口的DDR为172pin,DDR2为214pin;Mini Registered DIMM接口为244pin,主要用于DDR2内存。

下面介绍72pin SO-DIMM内存管脚信号定义

Pin Non-Parity Parity Description
1      VSS           VSS     Ground
2      DQ0          DQ0     Data 0
3      DQ1          DQ1     Data 1
4      DQ2          DQ2     Data 2
5      DQ3          DQ3     Data 3
6      DQ4          DQ4     Data 4
7      DQ5          DQ5     Data 5
8      DQ6          DQ6     Data 6
9      DQ7          DQ7     Data 7
10    VCC          VCC     +5 VDC
11    PD1          PD1     Presence Detect 1
12     A0             A0        Address 0
13     A1             A1        Address 1
14     A2             A2        Address 2
15     A3             A3        Address 3
16     A4             A4        Address 4
17     A5             A5        Address 5
18     A6             A6        Address 6
19     A10           A10     Address 10
20     n/c            PQ8     Data 8 (Parity 1)
21     DQ9         DQ9     Data 9
22     DQ10       DQ10  Data 10
23     DQ11       DQ11   Data 11
24     DQ12       DQ12   Data 12
25     DQ13       DQ13   Data 13
26     DQ14       DQ14   Data 14
27     DQ15       DQ15   Data 15
28     A7             A7         Address 7
29     A11          A11       Address 11
30     VCC        VCC     +5 VDC
31     A8             A8        Address 8
32     A9             A9        Address 9
33    /RAS3     RAS3     Row Address Strobe 3
34    /RAS2     RAS2     Row Address Strobe 2
35     DQ16     DQ16     Data 16
36     n/c          PQ17      Data 17 (Parity 2)
37     DQ18     DQ18     Data 18
38     DQ19     DQ19     Data 19
39     VSS        VSS      Ground
40    /CAS0    CAS0     Column Address Strobe 0
41    /CAS2    CAS2     Column Address Strobe 2
42    /CAS3    CAS3     Column Address Strobe 3
43    /CAS1    CAS1     Column Address Strobe 1
44    /RAS0    RAS0     Row Address Strobe 0
45    /RAS1    RAS1     Row Address Strobe 1
46     A12        A12        Address 12
47     /WE       WE         Read/Write
48     A13       A13         Address 13
49     DQ20    DQ20     Data 20
50     DQ21    DQ21     Data 21
51     DQ22    DQ22     Data 22
52     DQ23    DQ23     Data 23
53     DQ24    DQ24     Data 24
54     DQ25    DQ25     Data 25
55     n/c         PQ26      Data 26 (Parity 3)
56     DQ27    DQ27     Data 27
57     DQ28    DQ28     Data 28
58     DQ29    DQ29     Data 29
59     DQ31    DQ31     Data 31
60     DQ30    DQ30     Data 30
61     VCC      VCC       +5 VDC
62     DQ32    DQ32     Data 32
63     DQ33    DQ33     Data 33
64     DQ34    DQ34     Data 34
65     n/c         PQ35     Data 35 (Parity 4)
66     PD2      PD2        Presence Detect 2
67     PD3      PD3        Presence Detect 3
68     PD4      PD4        Presence Detect 4
69     PD5      PD5        Presence Detect 1
70     PD6      PD6        Presence Detect 6
71     PD7      PD7        Presence Detect 7
72     VSS      VSS         Ground
badaa  楼主| 发表于 2010-11-17 23:17 | 显示全部楼层
SPD是SERIAL PRESENCE DETECT的缩写,中文意思是模组存在的串行检测。直观地说,SPD就是内存上的一个小小的芯片。 SPD是一组关于内存模组的配置信息,如P-Bank数量、电压、行地址/列地址数量、位宽、各种主要操作时序(如CL、tRCD、tRP、tRAS等)……它们存放在一个容量为256字节的EEPROM(ElectricallyErasableProgrammableReadOnlyMemory,电擦除可编程只读存储器)中。实际上在SPD中,JEDEC规定的标准信息只用了128个字节(还有128字节,属于厂商自己的专用区)。一般的,一个字节至少对应一种参数,有的参数需要多个字节来表述(如产品续列号,生产商在JEDEC组织中的代码)。

开机时,北桥会根据SPD中的参数信息来自动配置相应的内存时序与控制寄存器,避免人为出现调校错误而引起故障。
badaa  楼主| 发表于 2010-11-17 23:18 | 显示全部楼层
SPD芯片是识别内存品牌的一个重要标志。如果SPD内的参数值设置得不合理,不但不能起到优化内存的作用,反而还会引起系统工作不稳定,甚至死机。因此,很多普通内存或兼容内存厂商为了避免兼容性问题,一般都将SPD中的内存工作参数设置得较为保守,从而限制了内存性能的充分发挥;同时,如果两条内存的SPD信息不一致,也可能导致兼容性问题,调整合适的SPD值才能确保最佳性能。通过刷新内存的SPD信息,可在兼容性及性能上得到一定的提升,刷新内存SPD参数必须保证源SPD参数的内存条与目标内存条所使用的内存颗粒较为接近,否则可能导致刷新后的内存条工作不稳定甚至无法工作。

同主板的BIOS一样,SPD也是可以刷新的。专业人员常用专用设备或专用转接头配合编程器来刷新内存条的SPD数据,另外还可以利用软件刷新内存SPD参数。用Thaiphoon Burner这款软件就能做到。能识别由JEDEC分配的635个唯一生产ID,完全兼容DDR2内存。当主板上插有新旧两条大小一致的内存导致系统不稳定,主板的BIOS又无法对两条内存的频率分别调整时,可以把性能弱的SPD刷到强的那条内存上,以提高稳定性。

注意:千万不要把内存大小不同的SPD互相刷!DDR,DDR2,DDR3的SPD也不能混刷。同BIOS的刷新一样是有风险的,如果需要请在刷新前备份被刷的内存spd。
badaa  楼主| 发表于 2010-11-17 23:19 | 显示全部楼层
DDR3内存的自动自刷新与局部自刷新技术


为了保证所保存的数据不丢失,DRAM必须定时进行刷新,DDR3也不例外。

为了最大的节省电力,DDR3采用了一种新型的自动自刷新设计(ASR,Automatic Self-Refresh)。当开始ASR之后,将通过一个内置于DRAM芯片的温度传感器来控制刷新的频率,因为刷新频率高的话,消电就大,温度也随之升高。而温度传感器则在保证数据不丢失的情况下,尽量减少刷新频率,降低工作温度。不过DDR3的ASR是可选设计,并不见得市场上的DDR3内存都支持这一功能,因此还有一个附加的功能就是自刷新温度范围(SRT,Self-Refresh Temperature)。通过模式寄存器,可以选择两个温度范围,一个是普通的的温度范围(例如0℃至85℃),另一个是扩展温度范围,比如最高到95℃。对于DRAM内部设定的这两种温度范围,DRAM将以恒定的频率和电流进行刷新操作。

局部自刷新(RASR,Partial Array Self-Refresh)这是DDR3的一个可选项,通过这一功能,DDR3内存芯片可以只刷新部分逻辑Bank,而不是全部刷新,从而最大限度的减少因自刷新产生的电力消耗。这一点与移动型内存(Mobile DRAM)的设计很相似
badaa  楼主| 发表于 2010-11-17 23:20 | 显示全部楼层
DDR3内存的不同之处


DDR3内存采用8 bit 预取设计,较DDR2 4bit 的预取设计提升一倍,其运算频率介于 800MHz -1600MHz之间。此外,DDR3 的规格要求将电压控制在 1.5V ,较 DDR2 的 1.8V 更为省电,发热量更小。此外,DDR3采用ASR(Automatic self-refresh) 的设计,以确保在数据不遗失情况下,尽量减少更新频率来降低温度。从整体规格上看,DDR3在设计思路上与DDR2的差别并不大,提高传输速率的方法仍然是提高预取位数。但是,就像DDR2和DDR的对比一样,在相同的时钟频率下,DDR2与DDR3的数据带宽是一样的,只不过DDR3的速度提升潜力更大。

综上所述,DDR3内存具有以下优点:

1.更高的外部数据传输率

2.更先进的地址/命令与控制总线的拓朴架构

3.在保证性能的同时将能耗进一步降低

4.为了满足上述要求,DDR3在DDR2的基础上采用了以下新型设计:

5.8bit预取设计,DDR2为4bit预取,这样DRAM内核的频率只有接口频率的1/8,DDR3-800的核心工作频率只有100MHz

6.采用点对点的拓朴架构,减轻地址/命令与控制总线的负担

7.采用100nm以下的生产工艺,将工作电压从1.8V降至1.5V,增加异步重置(Reset)与ZQ校准功能。
badaa  楼主| 发表于 2010-11-17 23:20 | 显示全部楼层
内存条在电脑中的具体作用



内存是电脑中的主要部件,它是相对于外存而言的。内存是相对硬盘来说速度较快的存储设备,主要是用来将硬盘中的数据导入以达到匹配CPU速度的效果.硬盘是用来存放大量暂时不使用的较大的程序或文件的。

内存就是存储程序以及数据的地方,比如当我们在使用WPS处理文稿时,当你在键盘上敲入字符时,它就被存入内存中,当你选择存盘时,内存中的数据才会被存入硬(磁)盘。

内存分为DRAM和ROM两种,前者又叫动态随机存储器,它的一个主要特征是断电后数据会丢失,我们平时说的内存就是指这一种;后者又叫只读存储器,我们平时开机首先启动的是存于主板上ROM中的BIOS程序,然后再由它去调用硬盘中的WindowsXP系统,ROM的一个主要特征是断电后数据不会丢失。

ROM表示只读存储器(Read Only Memory),在制造ROM的时候,信息(数据或程序)就被存入并永久保存。这些信息只能读出,一般不能写入,即使机器掉电,这些数据也不会丢失。ROM一般用于存放计算机的基本程序和数据,如BIOS ROM。其物理外形一般是双列直插式(DIP)的集成块。

随机存储器(Random Access Memory)表示既可以从中读取数据,也可以写入数据。当机器电源关闭时,存于其中的数据就会丢失。我们通常购买或升级的内存条就是用作电脑的内存,内存条(SIMM)就是将RAM集成块集中在一起的一小块电路板,它插在计算机中的内存插槽上,以减少RAM集成块占用的空间。目前市场上常见的内存条有128M/条、256M/条、512M/条等。

Cache也是我们经常遇到的概念,它位于CPU与内存之间,是一个读写速度比内存更快的存储器。当CPU向内存中写入或读出数据时,这个数据也被存储进高速缓冲存储器中。当CPU再次需要这些数据时,CPU就从高速缓冲存储器读取数据,而不是访问较慢的内存,当然,如需要的数据在Cache中没有,CPU会再去读取内存中的数据。
badaa  楼主| 发表于 2010-11-17 23:21 | 显示全部楼层
显存颗粒是否可以当内存颗粒


内存(显存)颗粒的频率主要由两方面决定:一是工艺制程,频率越高要求工艺越严格,相应的成本也会提高;二是布线的结构,布线越长,电磁干扰也就越大,越不利于频率的提高。综合成本和结构两方面的考虑,显存颗粒的速度要明显快于内存颗粒。显卡使用的高速显存GDDR是一种专门针对显卡的DDR内存,它是“Graphics Double Data Rate DRAM”的缩写。GDDR2是基于 DDR2构建的显存,但是由于工作电压高(2.5V)、功耗较大而被很快淘汰,其的继任者GDDR3同样也是基于DDR2构建,所不同的是工作电压降为 1.8V,功耗更小。现在主流的DDR3内存已大量出现,标准工作电压为1.5V。
badaa  楼主| 发表于 2010-11-17 23:22 | 显示全部楼层
什么是挑板内存?



挑板内存是指不能正常应用于所以芯片的主板,只能挑对应芯片的主板使用,兼容性与稳定性较差。这是因为正常的次品颗粒做的内存挑板子,测试可以分为许多TYPE,例如32*8,降级下来,会有A,B,C,D。。。。。。JKLMN,那么前面A-I 9种TYPE,一般做条子,是不挑板的。后面J-N 5种会挑板。挑板内存不但兼容性差点,而且不支持INTER的主板。主要支持SIS以及VIA的主板,除了兼容性很差之外,稳定性也不好,出现死机,重启,蓝屏都是非常正常的现象

因为挑板的降级TYPE颗粒,在利用的时候,它的内部结构起了变化,做出来不符合INTEL芯片组的规范,所以就不辨识,就挑。又因为SIS与VIA的的芯片组已经知道这些降级颗粒存在,早已将他的特殊内部结构包含在内,所以就能辨认,不挑板。
badaa  楼主| 发表于 2010-11-17 23:23 | 显示全部楼层
DDR3内存的技术改进



DDR3内存在技术上是非常类似于DDR2,尽管DDR3内存仍然是采用基本运作时脉最高达200MHz及双倍数据传输率(Double data rate)的技术-这个数据传输率是采用时脉讯号的上下缘-不过DDR3内存的Prefetch已经被放宽到8位。这与DDR2(4位的Prefetch)相比,就会导致一个两倍的接口传输速率,而与DDR1(2位的Prefetch)相比,则会有四倍的效能表现。因此,虽然DDR3内存设定的标准时脉速度是从DDR3-800到DDR3-1600,不过内存在DDR3-1600的实际运作时脉仍然是200MHz。DDR3内存本身最重要的差异,就是现在运行的标准电压是1.5伏特,而不是DDR2的1.8伏特。

为了满足这些要求,DDR3内存在DDR2内存的基础上所做的主要改进包括

1.8bit预取设计,而DDR2为4bit预取,这样DRAM内核的频率只有接口频率的1/8,DDR3-800的核心工作频率只有100MHz。

2.采用点对点的拓朴架构,以减轻地址/命令与控制总线的负担。

3.采用100nm以下的生产工艺,将工作电压从1.8V降至1.5V,增加异步重置(Reset)与ZQ校准功能。
badaa  楼主| 发表于 2010-11-17 23:24 | 显示全部楼层
4G内存识别为3.25G的原因


由于32位系统内存寻址只能到4G,所以在32位系统上使用超过4G的内存,首先要使用支持大内存的软硬件,比如使用至强的CPU(虽然是32位CPU,但是上增加了扩展寻址的能力),windows2003企业版或数据中心版。32位系统中除了2003server支持显示4G内存以外,其它都最大利用到3.25G左右,余下0.75G都浪费了,32位的Windows XP,它也只能认出3GB的内存,而且单个进程最多只能使用2GB的空间。即使是32位版的Windows vista也无法临驾于这个寻址的限制。

这主要是32位操作系统内存地址映射限制的问题造成的,如何解决呢?电脑属性里显示3.25G的问题是无法真正解决的,即使32位vista旗舰版可以显示4G内存,但无法真正全部利用这4G内存。32bit的XP/Vista也不允许单个程序占用超过3G的内存

这是系统内核的特点,微软官方并没有提供相应的解决方案。唯一的建议是:更换为64bit的XP/Vista
badaa  楼主| 发表于 2010-11-17 23:27 | 显示全部楼层
RIMM与RDIMM的区别



RIMM(Rambus Inline Memory Module)是Rambus公司生产的RDRAM内存所采用的接口类型,RIMM内存与DIMM的外型尺寸差不多,金手指同样也是双面的。RIMM有也184 Pin的针脚,在金手指的中间部分有两个靠的很近的卡口。RIMM非ECC版有16位数据宽度,ECC版则都是18位宽。由于RDRAM内存较高的价格,资料的输出方式为串行,与现行使用的DIMM模块168pin,并列输出的架构有很大的差异,RIMM接口也就难得一见了。

RDIMM:registered DIMM,带寄存器的双线内存模块。Registered内存本身有两种工作模式,即 Registered模式和Buffered模式。在支持Registered工作模式的主板上工作时,Registered内存工作于 Registered模式,这时主板上的地址信号和控制信号会比数据信号先一个时钟周期到达DIMM,送入Register芯片后会在其中停留一个时钟周期,然后在下一个时钟信号的上升沿从Register输出,与此时从主板上到达DIMM的数据信号一起同时传送到SDRAM。当Registered内存工作在普通的主板上时,为Buffered工作模式,这时所有的信号也基本上是同时到达DIMM再同时传送到SDRAM,Register芯片这时在功能上只相当于一个简单的Buffer,其输入到输出之间是直通的,只简单的起到改善地址信号和控制信号的作用,时序上与Unbuffered内存是一样的。
badaa  楼主| 发表于 2010-11-17 23:33 | 显示全部楼层
PRAM内存技术简介



PRAM(Parallel Random Access Machine)模型是单指令流多数据流(SIMD)并行机中的一种具有共享存储的模型。它假设有一个无限大容量的共享存储器,并且有多个功能相同的处理器,在任意时刻处理器可以访问共享存储单元。根据是否可以同时读写,它又分为以下三类:PRAM-EREW,PRAM-CREW,PRAM-CRCW(其中C代表Concurrent,意为允许并发操作,E-代表Exclusive,意味排斥并发操作)。在PRAM中有一个同步时钟,所有的操作都是同步进行的。

PRAM是由英特尔和数家其它公司联合开发的一种非挥发性内存,被认为可能取代闪存,甚至是DRAM。PRAM内存可在芯片供电中断时保存数据,与普通闪存的工作原理相同。但PRAM写入数据的速度要比闪存块30倍,其寿命周期也将至少提高十倍。缺点是不现实,首先容量无限大的存储器是不存在的,而且由于各方面的原因,全局访存通常要比预想的慢。其次,他忽略了通信带宽的影响。优点是结构简单,便于进行理论分析。具有局部存储器的PRAM模型称作LPRAM模型,具有异步时钟的PRAM模型称作APRAM模型。
badaa  楼主| 发表于 2010-11-17 23:35 | 显示全部楼层
主流内存电压介绍


內存电压是指内存在正常工作时所需要的标准电压值,不同类型的内存电压也不同。一般来说较老旧型号内存的压要高于新类型内存。这主要是由于内存颗粒制程和封装的进步,以及人们对超频低发热量的要求,内存电压不断降低。虽然不同类型的内存有自己的规格,但是电压一旦较大幅度超过标准电压的话,极容易造成内存损坏。

SDRAM内存标准工作电压是3.3伏,上下浮动额度不超过0.3伏;

DDR SDRAM内存标准工作电压是2.5,上下浮动额度不超过0.2伏;

DDR2 SDRAM内存标准工作电压是1.8V。

DDR3 SDRAM内存标准工作电压是1.5V。

一般的内存厂家都会遵循SDRAM内存3.3伏、DDR SDRAM内存2.5伏、DDR2 SDRAM内存1.8伏的基本要求设计生产内存条,但也有的内存厂家在标准电压值上浮动0.1V或更高,以此为卖点。只要是在允许的范围内浮动一般不会影响系统的稳定。

由于DDR3内存电压较低,发热量小,这样略微提高内存电压,有利于内存超频。相对而言电压低的内存超频幅度较大,但是也会增加内存的发热量,因此在超频时,搞好内存条的散热也很重要。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快速回复 返回顶部