PCEVA,PC绝对领域,探寻真正的电脑知识
开启左侧

锐龙支持DDR5-5200|新结构3D闪存

[复制链接]
绝对有料 发表于 2022-4-28 09:44 | 显示全部楼层 |阅读模式
点击数:537|回复数:0
AMD锐龙7000默认支持DDR5-5200:
宇瞻刚刚确认AMD ZEN4架构锐龙7000处理器将默认支持比英特尔12代酷睿更高的DDR5-5200内存。
image1.jpeg

除了更高的默认内存频率支持,预计AMD还会推出名为EXPO的内存自动超频技术,该技术允许内存配置文件同时提供高带宽和低延迟两种预设。
image2.jpeg


预计AMD将在下月底举办的COMPUTEX 2022上宣布锐龙7000处理器,产品上市时间可能会更晚一些。

image3.jpeg


3D NAND技术创新:从GAA到沟槽架构
位于比利时的微电子研究中心(IMEC)最近撰文介绍了3D NAND闪存技术发展趋势,并提出多项技术创新研究方向。NAND闪存进入3D堆叠时代已有近10年时间,堆叠层数从最初的24层一直发展到现在的176层,未来还将继续增加到500层甚至1000层,不过IMEC已经敏锐地发现:单靠增加堆叠层数面临沉积和蚀刻工艺技术挑战,1000层堆叠高度可能需要到2030年才能实现,导致闪存密度提升速度放缓。

image4.jpeg


IMEC的研究目标是在3D NAND之下继续缩减闪存单元的xyz长宽高间距,其中就包括用沟槽式架构取代当前使用的GAA架构。在新架构中闪存单元不再是圆形的,在沟槽的两端有两个晶体管,可以将xy间距从当前的140纳米降低到30纳米,实现更高的存储密度。

image5.jpeg

铠侠在2019年宣布的Twin BiCS似乎与之类似。铠侠宣称该技术不但可以提高存储容量,还能提升写入速度、降低电子泄露水平,但不确定何时能够实用化。

image6.jpeg

沟槽式架构缩小了闪存单元的xy间距,而z间距降低则需要从新材料入手,用钌(Ru)、钼(Mo)取代钨(W),从而在不增加电阻率的情况下将垂直字线间距从当前的50到60纳米降低到40纳米,从而实现更高的存储密度。

image7.jpeg

除了3D NAND之外,IMEC还看好3D铁电场效应晶体管(3D-FeFET)的未来发展。3D FeFET的读写速度优于3D NAND,并且寿命更长,是低延迟存储的理想选择。

您需要登录后才可以回帖 登录 | 注册

本版积分规则

快速回复 返回顶部