本帖最后由 Essence 于 2015-10-11 08:48 编辑
制程缩微和平面向3D结构转换,是NAND闪存发展的方向。而一提到制程缩微,很多发烧玩家就头痛不已,性能是不是变差了?寿命是不是变短了?诸如此类担忧并不无道理,新制程带来更高的ECC需求,3D制程由于结构上改变对ECC需求也有一定变化,这些都需要通过SSD主控与固件的跟进来应对。从单纯的BCH纠错,到BCH+Read Retry,再到现在的LDPC以及将来的DSP处理,不断提升的纠错技术保持着闪存在制程缩微后的合理寿命。
NAND通过存储电荷来表达数据,随着NAND制程的缩微发展,从SLC到MLC、TLC以至于QLC,闪存单元存储Bit位信息的增加,需要划分出更多的电子状态。不幸的是随着闪存制程演进,每个闪存单元能够保持的电子数量也越来越少,这样每个状态之间的电子数量差异也将更小,闪存中存储的数据更加难以区分和保持。根据台湾Macronix(旺宏电子)的研究表明,传统平面闪存目前已经发展到临近其极限制程,难以进一步推进:
3D闪存将存储单元从平面延伸改为垂直方向上叠加,为NAND闪存的容量提升开辟了一条新的道路,垂直叠加提升了单位面积存储密度,不过从本质上来说,3D闪存还是属于传统的NAND闪存。
另一方面,NAND闪存在结构上共用地址线与数据线,不具备随机读写能力,在RAM与硬盘的对比中,NAND的表现其实更接近于硬盘。虽然SSD的随机读取性能相比机械硬盘已经有了突飞猛进的提高,但相对内存而言,NAND与RAM之间仍有不小的性能鸿沟。这也是为何浦科特、美光、三星会提供利用内存为SSD加速的方案。
自1984年由东芝的桀冈富士雄发明以来,闪存单颗封装容量在30年间增大了一万倍,价格不断下降,成功进入了千家万户的电脑当中。但习惯了SSD带来的高性能之后,发烧玩家又提出了新的要求,为何NAND闪存不能更快一些?NAND之外是否还会有其他形式的闪存能够在未来脱颖而出?
PCM相变存储器(PCM/PRAM):1969年发明,相比NAND更早,但受限于复杂的技术限制至今处于研究状态。PCM 利用硫系玻璃的特性,能够在四种不同状态之间切换:结晶、非结晶和两种部分结晶状态。电流通过时产生的热量可以改变其状态,不同状态的电阻系数不同,通过对电阻的判别可以存储数据。虽然已经有几家公司制造出了低密度的PCM相变存储器产品,不过尚没有大容量产品商用化生产。
日立在Flash Memory Summit 2014上展示过基于PCM闪存的PCIE固态硬盘,其中使用的PCM闪存来自美光,45nm制程,单颗封装容量1Gb(128MB)。虽然使用的仅仅是PCIE 2.0 X4接口,但最彪悍之处在于他的IOPS吞吐性能达到300万IOPS,延迟低至1.5微秒。而与之对比的是Intel 750的IOPS为18万,一般MLC闪存的延迟在30~40微秒以上。当然作为一个产品设计原型,即便是企业级还没有机会应用到他。
MRAM磁阻式随机存储器:MRAM是以磁电阻性能来存储数据的随机存储器,它采用磁化方向不同所导致的磁电阻不同来记录0和1,只要外部磁场不改变,磁化的方向就不会变化。MRAM不需要DRAM那样的刷新操作,兼具非易失性、高速度和低能耗特点。下图是TDK在2014年展示的8Mb(1MB)容量的样品。虽然ST-MRAM拥有可与DRAM内存媲美的高速度和DRAM所不具备的非易失性,但成本的高昂也是目前影响其大规模应用的最大障碍。
MRAM目前主要用于通信和军事领域。在2013年Buffalo曾推出过一款工业用固态硬盘,其中使用了Everspin生产的8MB容量STT-MRAM,利用其非易失性(断电数据可保存)特性作为固态硬盘缓存使用。
ReRAM电阻式随机存储器(RRAM/ReRAM): ReRAM依靠绝缘体的电阻变化来区分0和1从而存储数据。美光和索尼正在联合进行这一方面的研究,在2014年美光与索尼公布了16Gbit ReRAM 的工程样品,该样品使用27nm CMOS工艺制造,性能表现处于DRAM与NAND之间,并且是非易失性存储介质。
在Flash Memroy Summit 2015上,索尼公司的Amigo Tsutsui表达了对ReRAM良好前景的展望。下图左侧所示为NAND、ReRAM、PCM、MRAM以及DRAM的容量发展过程。毫无疑问的是NAND闪存容量最大,而ReRAM、PCM、MRAM当前虽然容量较小,但性能上的优势也使其具备良好发展潜力。
3D XPoint融合DRAM与NAND优点:
前面说了很多研发前沿的技术,虽然远景美好,但似乎还是太过遥远了一些。那么距离我们最近的全新闪存技术则是Intel联手美光在今年7月29日发布的3D XPoint了,应用3D XPoint技术的产品已经提上量产日程,预计明年就会有相关产品商用化。3D Xpoint采用全新的交叉点阵结构,能够支持对单个存储单元的独立访问。每个垂直导线呈现更有效率的密集排列,1280亿个内存储存单元相互连接。另外,这些存储单元还能够立体堆栈。目前的规划是使用20nm制程制造,双层堆栈、能够存储128Gb的闪存。未来通过制程缩微以及堆叠更多层存储单元可以达到更高的存储容量。这里要重申的是,3D XPoint是以性能为导向的产品,在价格成本上注定高于3D NAND,它的目标并非取代DRAM或是NAND。
3D XPoint存储单元的结构非常简单,位于字符线和位线交叉点上的存储单元包含一个选择器和一个存储器,在字符线和位线上施加一个特定的电压就可以激活对应的选择器,从而使指定的存储器处于可读或可写状态。在NAND结构中最小存取单位Page页为8KB或16KB,而在3D XPoint中最小存取单元是比特,NAND中每个Block的存储单元共用一条位线,因此擦除最小单位是Block,而3D XPoint中的每个存储单元都可以独立读取和写入,也就是说,3D XPoint具备了与NOR闪存类似的随机存取能力,这点和DRAM动态随机存取存储器是比较相似的。NAND闪存由于结构原因需要有复杂的GC垃圾回收机制来维持性能,无论垃圾回收算法如何细化,读取Block中所有有效页-将有效页整理写入到新的Block-擦除原有Block这样的GC过程都会消耗大量时间。而3D XPoint由于最小读写单位都是比特,不会遇到NAND所面临的这些困难。
虽然名字中同样具有当下流行的3D字眼,不过3D XPoint并非传统的NAND闪存,与三星的3D V-NAND还是有着本质的区别,除了3D XPoint之外,Intel/美光当然也有独立的3D NAND产品线。我们当前知道的是3D XPoint使用交叉节点存储数据,并且可以通过堆叠扩展容量,但对于其具体原理和类型Intel与美光并未在发布会上说明。在Flash Memroy Summit 2015上,Intuitive Cognition Consulting的负责人Dave Eggleston在演讲中提出,3D XPoint很有可能使用了PCM相变存储技术。
Intel/美光将3D XPoint描述为半导体存储划时代产品,Intel还专门制作了一个网页回顾存储技术的发展历程并介绍了3D XPoint的一些特性:Breakthroughs in Memory Technology。
在发布会上,3D XPoint以千倍于NAND的速度与耐久度以及十倍于内存的容量这样的惊艳参数震撼亮相。
3D XPoint最为惊艳的一点在于它融合了DRAM与NAND的特点,具备接近于DRAM的速度与NAND的非易失性特点,同时容量比DRAM更大,速度比NAND快的多。
正是由于3D XPoint融合了DRAM与NAND二者的特点,它实际上也模糊了内存与闪存之间的界限。据悉Intel将首先在服务器平台上使用3D XPoint技术,由于3D XPoint速度更为接近DRAM内存,从Intel已经申请的相关专利中可以看到未来Intel CPU的内存控制器,将直接支持基于PCM的DIMM内存条(下图中的Far Memory,也就是3D XPoint)。Intel很可能会将XPoint引入到服务器内存DIMM当中,其具体时间可能会与英特尔计划于2017年年内推出的,代号为Purley的至强服务器CPU保持一致。通过与CPU直连的3D XPoint NVDIMM产品将使用非JEDEC标准的DDR4接口,在特定硬件及协议的支持下,与DRAM内存协同工作。
以3D XPoint技术制成的NVDIMM非易失性内存的每通道带宽讲课达到6GB/s,延迟250ns。而使用PCIE 3.0 X4通道、NVMe协议的3D XPoint SSD的带宽则可达到3.2GB/s,延迟低于10ms。
3D XPoint是否会取代DRAM内存或是NAND闪存?答案是3D XPoint并不会直接取代DRAM或是NAND,无论是成本还是性能上,3D XPoint都将以介于二者之间的存储新分层而存在,不过可以预想的是,由于3D XPoint的发展,服务器对于DRAM内存的需求将会降低,部分以往需要全内存运行的应用将可利用到3D XPoint的高带宽与低延迟特性获得相比DRAM内存更低的使用成本。而在消费级领域,对DRAM带宽及延迟要求并不高的嵌入式设备上,或许也有3D XPoint发挥作用的空间,同时承担运行内存与存储闪存的作用。
基于3D XPoint技术的服务器级产品预计将在2016年出现,而相关产品进入到民用发烧级市场或许则要等到2017年以后。现在2D平面闪存的成本低于当前32层堆叠的3D NAND,随着制程缩微,2D闪存的单位容量价格依然可以继续下压,进而为普通用户带来更实惠的SSD产品。据MKW Ventures,LLC的Mark Webb预测,采用48层堆叠的3D NAND成本在明年将有望首次低于2D平面闪存。值得一提的是,东芝的3D NAND选择以48层堆叠起步,在明年正式批量出货。如果Mark Webb预测不错的话,东芝正是选择在了3D NAND真正具备价格优势后的时间节点转入3D制程。虽然在从2D向3D制程的转换上三星起了个大早,不过经历24层、32层两代3D堆叠阶段,很可能最终还是会和东芝回到同一起跑线上。
|
本帖子中包含更多资源
您需要 登录 才可以下载或查看,没有帐号?注册
x
|