花非雨 发表于 2012-10-20 23:14
类似于几个小核心可以在需要单线程时合为一个大核心工作,这样难度很大? ...
很大
就不说软件调试等不切实际的问题了
这个对实际性能的提升远不如良好的流水线/分支预测(AMD现在被Intel秒好几条街的就是这两个地方吧,当然还有个cache算法)来的突出
貌似AMD是这个意思
比方有连续两个指令
a=a+b
c=c+d
第二条不需要等第一条执行完毕就可以执行,那么会把它们放到两个核同时执行
具体解释起来话长了,但是简单说
随着流水线越来越完善,这种带来的提升是微乎甚微,更何况amd的分支预测这么差,这种东西说不定还会起反作用。
并且使用到的频率也不会特别特别高。
可以变相地这么理解
intel的4C8T=4x(1C2T)
AMD是想做真正的4C8T。然后甚至就连寄存器都是可以混在一起的而不是硬性连接。。。。(不然上面例子里的abcd不可能同时存在于两个核心,即使是同一个C中的2T)然后因为也没啥公开的资料文档查,不过我猜AMD如果这样做的话可能解码前端也是要合在一起??不然怎么指派逆向HT工作??
总之这个硬件难度。。。。。。。把原来模块化的东西,几个独立核心独立模块要揉在一起,还要设计各种电路来给他们分配工作。。。这难度太大了阿。。。。。。。
所以利用率又不高,提升效果又不大,硬件难度还贼难。。。。谁去做啊。。。 |