Finfet/3D晶体管时代的几个工艺

AthlonX2 发表于 2017-8-4 15:28
没想到SNB的流水线是最低的。  实际的IPC却比haswell，skylake低， 啥原因？

主要还是因执行资源少
snb乱序执行规模是168条目,LOAD/STORE是64和36,整数/浮点硬件寄存器文件160/144,6个执行端口 54条目调度窗口
hsw乱序执行规模是192条目,LOAD/STORE是72和42,整数/浮点硬件寄存器文件168/168,8个执行端口 60条目调度窗口
skl乱序执行规模是224条目,LOAD/STORE是72和56,整数/浮点硬件寄存器文件180/168,8个执行端口 97条目调度窗口

ryzen的资源总体介于hsw和skl之间,部分资源堆料 超过iu

AthlonX2 发表于 2017-8-7 15:20
这么一说明白了。以后CPU的性能提升会从哪个方面优化？  降低流水线还是增加执行资源？
...

其实cpu发展到现在,基本都是尽力挖掘算法/设计  保持效率再增加执行资源
当然也可以市场导向，只重点增强时下某些用途的表现 不为一些难做而目标市场不大的用途消耗设计经费/资源  这样就容易多了

黄元1981 发表于 2017-8-17 23:22
这么说来初代14nm才是王道？现在的14nm+ 14nm++都是垃圾货？如果用初代14nm来做GV100的话，在同为815mm2 ...

密度是密度，性能是性能  没看完顶楼吧?