本帖最后由 aaaaaa889 于 2019-9-11 14:39 编辑
哦哦,我去搜了一下颗粒的datasheet,不知道是不是bank group 4 和 2 的数量差距造成的性能差距?这个好像是ddr4的新特性?
搜到一段博客:越多越好,加速读写能力家用电脑的内存控制器已经进入双通道内存控制器多年,加速原理为增加位宽,达到同时读写更多资料的能力。 另一种增加频宽的方法就是减少延迟,利用多个chip或是bank达成。一般的内存读取延迟为 命令下达 + 内存读取延迟 + 输出内容,如果命令下达延迟为2ns,内存读取延迟为10ns,输出内容延迟为2ns,那么读取两笔资料的延迟就是 (2+10+2) × 2 = 28ns。 如果能够将资料拆分到2颗内存颗粒上,那么这两笔读取延迟将降低至2+2+10+2=16ns,因为不需要等到前面一笔资料的读取完成才发出下一笔的读取命令,在第一笔资料进入内存读取时就可发出。这种概念也可应用到目前的SSD上,较多的ce分装的快速记忆芯片,通常都比较少ce封装的芯片来得快。 由时序图可以知道,下凡此种尽量拆分内存空间的作法,可以大幅减少延迟。
|