PCEVA,PC绝对领域,探寻真正的电脑知识
打印 上一主题 下一主题
开启左侧

Zen2平台Hynix CJR颗粒超频研究

[复制链接]
1#
aaaaaa889 发表于 2019-9-10 14:54 | 显示全部楼层
R大,打扰啦。最近换了8g单条的ddr4内存,发现同样频率和小参下面,8g双通道速度比4g双通道要快不少,其他配置和平台完全一样。难道内存和固态一样,有颗粒密度或者通道数的区别?或者我的主板默认参数是对8g有优化?内存条都是bdie,4g和8g单面条子。
2#
aaaaaa889 发表于 2019-9-10 17:55 | 显示全部楼层
本帖最后由 aaaaaa889 于 2019-9-10 21:13 编辑
royalk 发表于 2019-9-10 15:10
4G的B die,只有4个Bank?

应该是的,4 banks是指单面四颗粒吗?

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册

x
3#
aaaaaa889 发表于 2019-9-11 14:32 | 显示全部楼层
本帖最后由 aaaaaa889 于 2019-9-11 14:39 编辑
royalk 发表于 2019-9-11 10:05
是的,这种16bit 4bank的颗粒性能肯定是低的

哦哦,我去搜了一下颗粒的datasheet,不知道是不是bank group 4 和 2 的数量差距造成的性能差距?这个好像是ddr4的新特性?

搜到一段博客:越多越好,加速读写能力

家用电脑的内存控制器已经进入双通道内存控制器多年,加速原理为增加位宽,达到同时读写更多资料的能力。

另一种增加频宽的方法就是减少延迟,利用多个chip或是bank达成。一般的内存读取延迟为 命令下达 + 内存读取延迟 + 输出内容,如果命令下达延迟为2ns,内存读取延迟为10ns,输出内容延迟为2ns,那么读取两笔资料的延迟就是 (2+10+2) × 2 = 28ns。

如果能够将资料拆分到2颗内存颗粒上,那么这两笔读取延迟将降低至2+2+10+2=16ns,因为不需要等到前面一笔资料的读取完成才发出下一笔的读取命令,在第一笔资料进入内存读取时就可发出。这种概念也可应用到目前的SSD上,较多的ce分装的快速记忆芯片,通常都比较少ce封装的芯片来得快。

由时序图可以知道,下凡此种尽量拆分内存空间的作法,可以大幅减少延迟。







本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册

x
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快速回复 返回顶部