(转）PCI Express 3.1、4.0 总线规范浮现水面
http://www.inpai.com.cn/doc/hard/196420.htm在周一 PCI-SIG 公布了 M-PCIE 、M.2、PCIE 3.1、4.0、PCIE OCuLink 等多种新总线规范的概貌。 按照 PCI-SIG 的说法，M-PCIE 是采用 MPI Alliance M-PHY 物理层技术的 PCIE 架构，主要针对的设备是未来的平板电脑、智能手机以及超薄笔记本电脑，有望实现多种平台的互联和划一的用户体现。 M-PCIE 提供了 Gear 1、Gear 2、Gear 3 三种 MIPI M-PHY 性能规格，分别是 1.25~1.45Gb/s、2.5~2.9Gb/s、5~5.8Gb/s，采用专为短通道移动平台应用的电力优化规格，适用于SOC-显示器、SOC-大容量存储设备/ modem / RFIC 等设备之间的高速、低耗电互联。 M.2 规格将会用于 MiniCard、Half MiniCard 等较小形制的设备，包括 WiFi、蓝牙、SSD、WWAN 等应用。M.2 目前的版本为 0.7a，预期到今年第四季度获得广泛采纳。 PCIE OCuLink 电缆规格主要用于机箱内设备与机箱外设备之间的优化互连，属于雷电总线的竞争对手，起步传输速率为 8Gb/s 并留有提升空间，信道数可以支持到 PCIE X4，提供了铜线和光纤灯线缆，均支持 8Gb/s 到 32Gb/s，当前规格版本为 0.7，预期到 2014 年上半年看到第一款采用的产品。 PCIE 3.1 引入了具备 CLKREQ# 的 M-PCIE 和 L1 电力管理基层。在性能方面，增强式下传端口遏制技术和轻量通告协议扩展都被组合起来了。在功能方面，引入了精确时间测量、具有独立 SSC 架构的分离参考时钟和处理地址空间 ID。PCI-SIG 将会在今年稍后公布 PCIE 3.1 规格。 PCIE 4.0 的单信道传输速率将会提升到 16Gb/s，将会应用于服务器、工作站和高性能计算市场，和现有的 PCI-e 版本兼容，更高的单行道传输速率有望减少界面大小。 PCIE 4.0 的 0.5 版规格将会在明年第一季度发布，后年第一季度发布 0.9 版规格。 发展的真是让我跟不上啊{:1_479:}
页:
[1]