PCEVA,PC绝对领域,探寻真正的电脑知识
开启左侧

释放PC的潜能——玩转DDR3内存

  [复制链接]
Jtiano 发表于 2010-9-16 19:43 | 显示全部楼层
回复 2# royalk


    不頂不行啊,學習了很多東西,但是這樣一來,買內存即時是同一型號也要區分不同時期,即不同顆粒,想不被砍一刀,真的很累啊。
razerkrait 发表于 2010-9-20 08:09 | 显示全部楼层
很好的 技术帖子 慕名而来!
beca 发表于 2010-9-22 11:40 | 显示全部楼层
在还没看完之前 就冲动定了套芝奇eco,先现在新版的只有6层pcb了,编号是B63URCB 0.70,我买的还是8G的套装呢 哭死~
druid1026 发表于 2010-9-22 22:56 | 显示全部楼层
收获很大,收藏了,慢慢理解,这篇文章的应用性、针对性、操作性都很强。高手!
StrikeR4 发表于 2010-9-23 23:17 | 显示全部楼层
超级牛人啊。佩服。学习了
v_max888 发表于 2010-9-25 15:28 | 显示全部楼层
佩服得五体投地
sntitan 发表于 2010-9-30 14:57 | 显示全部楼层
好贴留名,日后学习
pc8003 发表于 2010-10-1 01:32 | 显示全部楼层
LZ是强人啊,宝贴收藏学习了。请教LZ华硕M4A88TD V EVO主板配X2 220打算开核超频到3.5G,有什么性价比高的DDR3 1333或DDR3 1600内存推荐,可以OC高些的并且稳定,华硕这块板内存可以支持OC到2000,应该有些潜力吧,多谢指教!
hudi45 发表于 2010-10-2 10:44 | 显示全部楼层
拜读 果然高
patrick47 发表于 2010-10-3 11:59 | 显示全部楼层
前来围观学习中。。。。。。。。。{:4_143:}
cjc88808 发表于 2010-10-10 18:59 | 显示全部楼层
不太懂,帮顶。
nonoone21 发表于 2010-10-11 11:57 | 显示全部楼层
支持lz 孜孜不倦的发评测技术贴~~
smithberetta 发表于 2010-10-11 20:23 | 显示全部楼层
谢谢斑竹,今天还请教内存呢,现在就有科普贴了,太及时!感谢!!!
qianxideyu 发表于 2010-10-18 16:58 | 显示全部楼层
好帖,强力支持~
jeffrey913 发表于 2010-10-19 01:13 | 显示全部楼层
1.65V 跑2400 9-11-9应该是PSC的吧
那1.65跑2200 999的话会是什么呢?BBSE?
royalk  楼主| 发表于 2010-10-19 09:27 | 显示全部楼层
1.65V 跑2400 9-11-9应该是PSC的吧
那1.65跑2200 999的话会是什么呢?BBSE?
jeffrey913 发表于 2010-10-19 01:13

应该是 或者hyper
jeffrey913 发表于 2010-10-19 12:24 | 显示全部楼层
2200 999是ADATA 2200G V2.0的参数
不过估价今年产的内存都没可能是HYPER的了,BBSE可能性更大点
techneek 发表于 2010-10-19 13:06 | 显示全部楼层
DDR SDRAM的存储空间总共分成4页,每页中包含一个2维的存储矩阵,对SDRAM进行写入和读
出操作的时候必须指定数据的页地址和页内的行地址和列地址。这里的页面即逻辑Bank,行地址
即Row Addr,列地址即Colume Addr。SDRAM在工作时首先接到是/CS片选信号,当SDRAM被/CS信号
激活后,将首先接受到逻辑Bank地址和行地址,这两个地址时同时发送的,这时SDRAM将打开对应
的逻辑bank和逻辑bank内的对应行,这一过程包括对行的预充电和读出放大器的准备等等,当准
备就绪后,SDRAM即可接受列地址和相应的控制命令(读还是写)。Trcd就是当SDRAM接受到行激
活命令后最少经过多长时间才能接受读写命令。当SDRAM接收到列地址和相应得读写命令后,如果
是写入操作,则可立刻执行,如果是读出操作,则必须经过一个等待时间Tcl,有效数据才会出现
在数据线DQ上,这一过程主要是SDRAM内部的引线延迟以及读出放大器放大数据信号造成的延迟。
Tcl是衡量SDRAM性能的重要参数。由于DRAM的工作原理所致,在对存储矩阵中的数据进行读写的
时候必须对存储阵列进行预充电操作,所以当SDRAM要从另一行中读取数据的时候,SDRAM必须关
闭当前行(预充电),而打开另一行,这个时间间隔被定义为Trp,然而为了提高同一行数据的利
用率,SDRAM还规定了一个时间叫做Tras,这一时间规定了从一个工作行被激活到它被关闭(预充
电)得最短时间,所以从激活一个工作行,到打开同一bank的另一个工作行的最短时间就等于
Tras+Trp,这一时间被定义为Trc。
tomcat099 发表于 2010-10-28 01:25 | 显示全部楼层
拜读了,刚接触DDR3内存,需要多学习一下强人的经验之谈
yanvan 发表于 2010-11-1 14:49 | 显示全部楼层
NB的文章,NB的人,拜读了~

呵呵 弓虽烈同意
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快速回复 返回顶部