DDR SDRAM的存储空间总共分成4页,每页中包含一个2维的存储矩阵,对SDRAM进行写入和读
出操作的时候必须指定数据的页地址和页内的行地址和列地址。这里的页面即逻辑Bank,行地址
即Row Addr,列地址即Colume Addr。SDRAM在工作时首先接到是/CS片选信号,当SDRAM被/CS信号
激活后,将首先接受到逻辑Bank地址和行地址,这两个地址时同时发送的,这时SDRAM将打开对应
的逻辑bank和逻辑bank内的对应行,这一过程包括对行的预充电和读出放大器的准备等等,当准
备就绪后,SDRAM即可接受列地址和相应的控制命令(读还是写)。Trcd就是当SDRAM接受到行激
活命令后最少经过多长时间才能接受读写命令。当SDRAM接收到列地址和相应得读写命令后,如果
是写入操作,则可立刻执行,如果是读出操作,则必须经过一个等待时间Tcl,有效数据才会出现
在数据线DQ上,这一过程主要是SDRAM内部的引线延迟以及读出放大器放大数据信号造成的延迟。
Tcl是衡量SDRAM性能的重要参数。由于DRAM的工作原理所致,在对存储矩阵中的数据进行读写的
时候必须对存储阵列进行预充电操作,所以当SDRAM要从另一行中读取数据的时候,SDRAM必须关
闭当前行(预充电),而打开另一行,这个时间间隔被定义为Trp,然而为了提高同一行数据的利
用率,SDRAM还规定了一个时间叫做Tras,这一时间规定了从一个工作行被激活到它被关闭(预充
电)得最短时间,所以从激活一个工作行,到打开同一bank的另一个工作行的最短时间就等于
Tras+Trp,这一时间被定义为Trc。 |