PCEVA,PC绝对领域,探寻真正的电脑知识
开启左侧

PCIe 6.0标准速度再翻倍!

[复制链接]
绝对有料 发表于 2019-6-19 16:11 | 显示全部楼层 |阅读模式
点击数:784|回复数:5
从PCIe 3.0到PCIe 4.0的发展我们等候了太久。下个月我们才能用上首款支持PCIe 4.0的个人电脑,不过PCIe 6.0已经被提上日程!核心内容:速度翻倍!编码革新!纠错提升!
image1.jpeg


速度翻倍:

作为高速数据通信总线,扩增带宽始终是PCIe努力的方向。PCI SIG的目标是让PCIe总线带宽能够每3年翻倍一次。

image2.jpg

PCIe的提速步伐已经明显加快,PCIe 5.0标准在前不久刚刚制定完成,下一代PCIe 6.0预计将在2021年完成标准制定,性能翻倍的同时继续保持向下兼容。如果按照PCIe 4.0从标准到实用化的节奏来看,PCIe 6.0的实际应用应该会在2023年之后。
image3.jpeg


编码革新:

相信不少朋友已经知道,由于主板设计方面的种种原因,只有全新推出的X570芯片组主板才能支持PCIe 4.0。这是因为随着传输速度的提升,PCIe信号在传输路径上的损失也变得更高。PCIe 4.0的dB loss为28dB,PCIe 5.0则达到36dB。这样发展下去PCIe插槽就只能围在CPU插槽旁边绕圈了~

image4.jpg


采用PAM4脉冲幅度调制取代不归零NRZ编码,是PCIe 5.0提速的关键所在。NRZ编码用高低电平表达0和1,类似于SLC闪存的每个单元存储1个比特数据;PAM4使用了4个信号电平,能够编码四种两位数据:00/01/10/11,类似于MLC闪存的每个单元能够存储2个比特数据。PAM4编码使得PCIe 6.0无需增加频率就能传输更多的数据,避免了更短的信号走线长度限制。

image5.jpg


纠错提升:

PAM4使用了四个信号电平,自然也会像MLC闪存那样面临比SLC更高的纠错需求。在高速数据通信当中,频繁的出错和数据重传是不可接受的。所以PCI SIG将在PCIe 6.0中首次引入FEC前向纠错。

image6.jpg


所谓前向纠错就是将数据和相应的ECC纠错信息同时进行传输,这样在接收端就可以高效地完成一些错误的纠正,减少了请求重新传输造成的延迟。

image7.jpeg


虽然看起来PCI SIG正在做一些非常激进的规划,但其实无论PAM4脉冲幅度调制还是FEC前向纠错技术,都已经在其他行业中得到了大量应用。PCIe吸纳成熟技术为己所用,不仅能够推动个人电脑性能提升,英特尔CXL等以PCIe为基础的高速互联接口也能够从中获益。

easports1200 发表于 2019-6-19 21:07 | 显示全部楼层
发热和功耗压得住么……
haierccc 发表于 2019-6-20 08:29 | 显示全部楼层
人类的智慧让人惊叹
人类的无知也让人可笑
为啥2个极端都存在于同一个物种呢?
七月流火 发表于 2019-6-20 09:20 | 显示全部楼层
pci4.0出来了,英特尔不知道什么时候能更新,期待雷电4接口带宽再翻倍
CityVen 发表于 2019-6-20 16:04 | 显示全部楼层
这样对PCB要求也会更高吧
红色狂想 发表于 2019-6-23 22:16 | 显示全部楼层
5G已商用,6G也已经提到日程上了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快速回复 返回顶部