R大请进，现在agesa1006的时序调节方法？

楼主，tRFC最近有木有收获？
假设Hynix tRFC符合以下规律 tRFC- tRFC2 ＜ tRFC2 - tRFC4，那么：
tRFC  tRFC2  tRFC4
280    208    128
320    238    132
347    214    147
350    260    160
365    225    155
有木有可以的一组？

547737657 发表于 2017-7-6 10:18
移步此AMD Ryzen 7 1800X评测直播帖 431#
http://bbs.pceva.com.cn/forum.ph ... =137952&pid=1609502
...

谢谢 百度ryzen timing checker都找不到这个

547737657 发表于 2017-7-6 10:18
移步此AMD Ryzen 7 1800X评测直播帖 431#
http://bbs.pceva.com.cn/forum.ph ... =137952&pid=1609502
...

这就尴尬了 大局域网打不开外网

求教各位大佬 为何我的RTC不是实时的？ 这玩意怎么使用啊

我是勤劳的搬运工，分享一下内存时序预设:
via:www.overclock.net #24134楼，作者：The Stilt

Hynix AFR, 1DPC SR

"Safe"	"Extreme"
- ProcODT 60 Ohms - DRAM Voltage / DRAM Boot Voltage 1.340V (keep these syncronized at all times) - VDDCR_SOC 1.025V	- ProcODT 60 Ohms - DRAM Voltage / DRAM Boot Voltage 1.405V (keep these syncronized at all times) - VDDCR_SOC 1.025V

Hynix MFR, 1DPC SR

"Safe"	"Fast"
- ProcODT 60 Ohms - DRAM Voltage / DRAM Boot Voltage 1.365V (keep these syncronized at all times) - VDDCR_SOC 1.025V	- ProcODT 60 Ohms - DRAM Voltage / DRAM Boot Voltage 1.390V (keep these syncronized at all times) - VDDCR_SOC 1.025V

*MFR较AFR tRCDW/R和tRP更紧，然而对极致性能至关重要的两个时序tRDRD/tWRWR SC L更松；有别于B die，海力士颗粒无法达成GearDownMode = Disabled CR 1T
*某些SOC Voltage ≤ 1.1v表现更佳

547737657 发表于 2017-8-15 19:00
我是勤劳的搬运工，分享一下内存时序预设:
via:www.overclock.net #24134楼，作者：The Stilt

不知道这个人用的什么板子，反正killer是不可能跑出这个时序的……放松了也容易出问题