很多科技爱好者都认为nm工艺是越小越好，即密度越大越好，但实际上并非如此。自90nm开始漏电就开始成为微缩密度的最大敌人，intel在90nm前期就完全不如130nm，原因在于栅极过薄导致高温高压下漏电失控，进而静态功耗上升，然后电压需求增大，温度进一步增加，进入恶性循环。反观历史，14lpe的密度比14lpp要大，同样台积电20nm比三星的20nm密度大一点，14lpp比16+的密度大，intel 14nm一代比14+的密度大一点，但性能对比中反倒是密度小的一方在性能上更占优势，原因在于密度早就不是唯一决定nm技术高低的因素。
进入FF时代之后，finfet的高度和距离以及FF自身的工艺、栅间距等对于性能的影响极大，这些部分都与漏电控制直接相关，也是三星和台积电不去提及的部分，高密度但是漏电控制不行的工艺有28nmlp和20nm可鉴。
但无论是增加FF高度还是优化FF工艺都只能是finfet时代的优化，就如finfet之前的hkmg时代一样（hkmg也经历了几代的演进）。同时代一个劲的比密度就如同相机一个劲地比像素一样。
之前14+管线比14变宽了一点点，漏电控制和应变能力增强。14++的选择是进一步变大，从70pp要来到84pp，看起来部分指标要“倒退”来对标三星14nm了，但实际性能呢，如下图，虽然都知道PPT会参水，但是相信玩过kabylake的都知道14+的水平并非划水，coffeelake在频率上的功力有望再升一档，5.2G基本盘？
至于什么是先进的下一代，有新的与finfet、hkmg类似的漏电控制工艺才能叫下一代，下一代预期是gate all around技术，如果intel在10nm首先运用（历代先进漏电技术都是intel领头，22nm的ff，45nm的hkmg），那就算台积电三星把finfet出到3nm也吃瘪，如果没有………………
|
