九代酷睿 PCIE3.0通道增加到40条～唉！16+24白高兴了～
本帖最后由 sun3797 于 2018-10-9 12:11 编辑这下固态硬盘就有的搞了，这是9代给我唯一的惊喜～！
看规格i9 9900K是40条，i7、i5的也一样哦！
PS：还是16+24，白高兴了～～，价格如此之高，遥不可及～
16+24吧
CPU16
PCH24 曰川冈阪 发表于 2018-10-9 10:36
16+24吧
CPU16
PCH24
不会吧！这么坑～{:1_471:}
7700K的时候都是写40了 sun3797 发表于 2018-10-9 10:38 static/image/common/back.gif
不会吧！这么坑～
肯定啊 不然corex咋卖
楼主白高兴了
像ryzen 那样额外多做 4条lane 给nvme 对于intel 来说到底是有多不情愿，难道又要换接口才行 祖传的16+DMI3.0x4…这价格真没兴趣升级http://www.pceva.com.cn//mobcent//app/data/phiz/default/47.png
本帖最后由 DGX 于 2018-10-9 12:19 编辑
直连40Lane？U要增加多少晶体管和针脚？
TDP不变的话频率会被拉低多少？频率不变的话TDP会暴增多少？！
LZ火星混入EVA的吧？
{:1_474:} 年轻人。。。。 都已经挤出来8核了，还想这样
直连M.2的牙膏10代再挤{:7_378:} 做多了以后你们又会说uncore部分占比太大不好艹，浪费的TDP太多
真不好伺候 ark自己看吧
https://ark.intel.com/compare/134896,186604,186605 国行价格太不友好了。。。。
前两天我狠心上了 E5 2687W V2，可以继续战几年。 价格没有大变化的情况下，不可能有这么大的改变。
目前所知道的是，115x针脚的CPU，包含PCIE通道最多的还是20条。 nighttob 发表于 2018-10-9 14:41 static/image/common/back.gif
做多了以后你们又会说uncore部分占比太大不好艹，浪费的TDP太多
真不好伺候 ...
不奢望40条，做到和pch一样24条就好
NuclearBomb 发表于 2018-10-9 22:09
不奢望40条，做到和pch一样24条就好
biabiabia能说一堆
结论就是不合成本，需求量过低(<0.01%)
本帖最后由 DGX 于 2018-10-10 11:17 编辑
NuclearBomb 发表于 2018-10-9 22:09
不奢望40条，做到和pch一样24条就好
I社115X的U本来就有24Lane直连啊
显卡16Lane(8+8/8+4+4)、核显独占4Lane(想用出来没门！)、牙签总线4Lane
好了 24Lane分配完了！
M/U.2 NVMe盘子都是PCH的事了！
{:1_465:}
AM4的U(APU排除)目前为止实际可用到的也是24Lane
显卡16Lane(8+8)、M.2 NVMe4Lane、牙签总线4Lane
好了，表面，表面上唯一区别是农企把核显的4分给直连M.2 NVMe了
恩 其实 另有8Lane被糟践了俺会瞎说？！直连USB3.1、直连网卡....占用了8Lane
其实满打满算AM4 RyZen CPU部分直连的PCI-E 3.0通道应该是28+4Lane才对啊(AM4 RyZen一个DIE 32Lane，TR二个DIE 64Lane，EPYC四个DIE 128Lane。2990WX这特制版怪胎不算)
都怪阿苏斯小弟猪队友！啥子活都让CPU干了！芯片组干啥？光提供4个S-ATA就完事了？
可是看看X399那设计多完美！
TR的60Lane被瓜分得精光！公版设计：显卡48Lane(16+8+16+8)+M/U.2 NVMe12Lane(4+4+4)
USB/S-ATA/网卡等低速IO全部由X399芯片组承担了！
{:1_468:}
DGX 发表于 2018-10-10 10:59
I社115X的U本来就有24Lane直连啊
显卡16Lane(8+8/8+4+4)、核显独占4Lane(想用出来没门！)、牙签总线4Lane
...
牙签总线啥时候弄成8就好了{:7_388:}
NuclearBomb 发表于 2018-10-10 17:17
牙签总线啥时候弄成8就好了
LGA3647就是8+4牙签
消费级？
百年后吧
{:1_465:}
页:
[1]
2